SK하이닉스가 10나노 이하 초미세 D램 제조 한계를 극복할 차세대 기술을 도입한다.
차선용 SK하이닉스 미래기술연구원장(CTO·부사장)은 10일 일본 교토에서 열린 반도체 회로·공정 기술 분야 학술대회 ‘IEEE VLSI 심포지엄 2025’에서 “기존 미세 공정은 점차 성능과 용량을 개선하기 어려운 국면에 접어들고 있다”며 “10나노 이하에서 ‘4F 스퀘어 버티컬 게이트(VG) 플랫폼’과 3차원(3D) D램 기술을 준비해 기술적 한계를 돌파하겠다”고 밝혔다. 그는 핵심 소재와 D램 구성 요소 전반에 대한 기술 고도화를 추진해 새로운 성장 동력을 확보하고, 이를 통해 향후 30년간 D램 기술 진화를 지속할 수 있는 기반을 구축하겠다는 청사진도 공개했다.
4F 스퀘어 VG 플랫폼이란 D램의 셀 면적을 최소화하고, 수직 게이트 구조로 반도체의 집적도를 높이는 차세대 기술이다. D램은 셀 단위로 데이터를 저장하고, 셀 한 개가 차지하는 면적을 ‘F 스퀘어’로 표현한다. F는 반도체의 최소 선폭을 뜻한다. 현재 6F 스퀘어가 일반적이지만, 4F 스퀘어를 적용하면 반도체 효율을 개선할 수 있다. 차 CTO는 이와 함께 3D D램도 차세대 D램 기술의 핵심 축으로 제시했다.
조민아 기자 minajo@kmib.co.kr
GoodNews paper ⓒ 국민일보(www.kmib.co.kr), 무단전재, 수집, 재배포 및 AI학습 이용 금지
