삼성전자는 업계 최초로 ‘12단 3D-TSV’(3차원 실리콘 관통전극) 기술을 개발했다고 7일 밝혔다. 기존 반도체보다 두께는 줄이면서 고용량 반도체를 만들 수 있는 기수로, 삼성전자가 패키징 기술에서도 초격차를 이어갈 수 있을 것으로 기대된다.
12단 3D-TSV는 기존 금선(와이어)을 이용해 칩을 연결하는 대신 반도체 칩 상단과 하단에 머리카락 굵기의 20분의 1수준인 수 마이크로미터(㎛) 직경의 전자 이동 통로(TSV) 6만개를 만들어 오차 없이 연결하는 첨단 패키징 기술이다.
이 기술은 종이(100㎛)의 절반 이하 두께로 가공한 D램 칩 12개를 적층해 수직으로 연결하는 고도의 정밀성이 필요해 반도체 패키징 기술 중 가장 난이도가 높은 기술이다. 삼성전자는 기존 8단 적층 ‘고대역폭 메모리2’(HBM2) 제품과 동일한 패키지 두께(720㎛)를 유지하면서도 12개의 D램 칩을 적층해 고객들은 별도의 시스템 디자인 변경 없이 보다 높은 성능의 차세대 고용량 제품을 만들 수 있다. 기존 8단에서 12단으로 높임으로써 용량도 1.5배 늘릴 수 있다.
이 기술에 최신 16Gb D램 칩을 적용하면 업계 최대 용량인 24GB HBM 제품도 구현할 수 있다. 이는 현재 주력으로 양산 중인 8단 8GB 제품보다 3배 늘어난 용량이다.
삼성전자 DS부문 TSP총괄 백홍주 부사장은 “인공지능, 자율주행, HPC 등 다양한 응용처에서 고성능을 구현할 수 있는 최첨단 패키징 기술이 날로 중요해지고 있다”며 “기술의 한계를 극복한 혁신적인 12단 3D-TSV 기술로 반도체 패키징 분야에서도 초격차 기술 리더십을 이어가겠다”고 말했다.
삼성전자는 고객 수요에 맞춰 12단 3D-TSV 기술을 적용한 고용량 HBM 제품을 적기에 공급해 프리미엄 반도체 시장을 지속 선도해 나갈 계획이다.
김준엽 기자 snoopy@kmib.co.kr
GoodNews paper ⓒ 국민일보(www.kmib.co.kr), 무단전재, 수집, 재배포 및 AI학습 이용 금지
